[Deposition(1)/S.M.T.] Deposition Introduction

Deposition공정이란 Depo(뎁)공정이라고도 불리며 증착공정이라고도 한다.

 반도체 공정은 기본적으로 평면인 Wafer에서 진행되는 공정이며 Wafer위에 서로 다른 다양한 층들을 쌓음으로서 반도체 칩을 만드는 공정이다. 이때 Deposition은 Wafer위에 film layers(박막층들)을 제조하는 공정이다. 

 기본적으로 반도체에는 도체층와 절연체층이 섞여서 어떤 부분은 전기가 흐르고 또 어떤 부분은 전기가 흐르지 말아야하므로 Deposition공정은 필수적이다. 

 반도체 제조 공정에서 'Thin film = 박막'이라고 하는데 그 이유는 Thicker bulk film 과는 두께나 특성이 다르기 때문이다. 기본적으로 Thin film = 0.1㎛ , Thicker bulk film = 100㎛ 의 두께를 가진 것을 말한다. 다시말하지만 반도체에서는 Thin film을 박막이라 한다.

학습목표 1. Multilayer metallization(다층 금속화)에 대하여 설명할 수 있다. Thin film의 적절한 특성들을 의논할 수 있으며 film growth(박막 성장)에 대하여 설명할 수 있다. 2. 다른종류의 film deposition techniques(박막 증착 기술)에 대하여 어느정도 설명가능해야 한다. 3. 다른 종류의 화학 반응에 의한 Chemical vapor deposition(CVD, 화학기상 증착법) 반응의 8가지 기본 단계에 대하여 설명할 수 있다. 4. CVD 반응이 어떻게 제한되는지 설명하고, CVD film에 대한 reaction dynamics(반응 역학) 및 dopant addition(도펀트 추가)에 대하여 설명할 수 있다. [여기서 도펀트란 결국 기판위에 다른 물질을 주입한 것이라고 보면 된다.] 5. 다른 종류의 CVD deposition system에 대하여 설명하고 어떻게 장비가 동작하며 film 응용에 있어서 사용되는 특정 도구들의 장단점을 설명하시오. 6. 반도체 기술에서 Dielectric(유전체) 물질의 중요성을 설명하고 응용된 예를 설명하시오. [유전체와 절연체는 같으면서도 다른말인데 나중에 설명하겠다. 결론적으로 둘다 전기가 잘안통하는 것임.] 7. Epitaxy(에피택시)에 대하여 설명하고 Epilayer deposition 방법들 세가지를 설명하시오. [간단히 Epitaxy란 '결정구조를 갖는 물질(기판)위에 기판과 같거나 다른 결정 구조를 갖는 물질을 성장시키는 기술'이다.] 8. Spin - on - dielectrics 에 대하여 설명하시오.

1. Introduction

 예전의 반도체 Wafer(MSI와 LSI 시대)의 설계와 제작은 비교적 간단했다.

<연도별 반도체 회로가 불리는 이름>

 이때의 회로는 비교적 간단하였고 CD(Critical Dimension=임계 치수, 최소 선폭)가 1micron 이상이었다. 지금보다 훨씬 넓어서 그냥 마구 쌓으면 문제없이 잘 작동하였다. 그래서 과거에는 아래 그림처럼 진짜 막 쌓았다.

<MSI 시대의 nMOS Transistor의 Cross-section: 울퉁불퉁한게 보인다.>

[위 그림의 Locos 기술은 나중에 설명(새 부리모양처럼 양끝에 보인다는 것이 특징인 것만 알아두면 됨)]

 허나 이제는 초미세공정 시대가 왔다. 위 그림처럼 울퉁불퉁하면 PR(Photolithography)공정에서 초점을 맞추기 어렵게된다.  그리고 점점 단차(높낮이 차이)가 커지게 된다. 이러한 결과는 결국 Depth of focus(렌즈로 초점을 맞추는 것을 의미함.)에 문제가 생기게 된다. 그림에서 보다시피 과거에는 CMP(Chemical-mechanical polishing, 쉽게 이야기하자면 평평하게 하는 것)공정이 없기에 더욱 저런 상태가 많았다.

<Wafer Fab에서의 Process Flow이다. Thin Films는 대부분의 다른 공정과 연결되어있다.>

 위 그림에서 Process Flow를 보면 Thin Films공정이 다른 공정 못지 않게 중요한 자리를 차지하고 있는 것을 볼 수 있다. 그 이유는 매우 간단하다. 반도체 공정은 현재 여려겹의 Metal layers[금속층(전기가 통하는 층)]과 Dielectric layers[절연층(전기가 통하지 않는 층)]이 겹겹이 쌓여있는데 이때 연결이 잘못되면 반도체 칩은 제 성능을 발휘 못한다.(생각해봐라 절연 피복이 없는 전선을... 그럼 전선 만지면 바로 전기 찌릿해서 안되지~) 그러므로 Thin Films는 매우 중요한 공정이다.

2. Film Layering Terminology(박막층 전문용어)

 위에서 언급한 metal layers와 dielectric layers들은 여러 겹으로 이루여 있기에 multilevel metalization(다층 금속화)라고 한다. metal layers는 metal이다보니 재료비가 은근 많이 든다. 그래서 Thin film 공정은 매우 신중해야하며 더욱 정밀해야된다.

<보라색or그물망부분 = Metal layers, 연두색 = dielectric layers>

- Metal Layers

 시대별로 사용된 재료가 다른데 순서만 대충알아두자. 어차피 현재에도 혼재해서 사용한다.

초기에는 Aluminium metallization[알루미늄 금속화]공정은 Aluminium alloy[합금] 배선 공정을 하였다. 공정 시 Aluminium을 깍기 위하여 Etch공정을 하기도 하엿다. 허나 반도체 산업은 더 작은 칩을 원했고 칩의 성능 향상을 위하여 Copper metallization[구리 금속화]공정을 하게 되었다. 

<Dielectric layers를 제거한 Metal layer만 본 모습.>

 -Dielectric Layers

 위 그림을 보았을 때 아래쪽 실리콘 내부의 Active devices(능동 소자들)과 Metal layers 사이에 있는 첫번째 층 간 Dielectric Layers를 ILD(Interlayer dielectric)-1이라고 한다. 그리고 Premetal dielectric(PMD)라고도 한다. 보통 ILD-1은 Doped silicon dioxide(도핑된 이산화규소) 또는 glass(유리)로 되어있다.

 

---

※참고자료: Michael Quirk & Julian Serda, Semiconductor Manufacturing Technology, PEARSON 2001

※참고자료: 나무위키(Deposition), WIKIPEDIA

※Copyright 2011 Prentice Hall. All rights reserved.

※본 게시물 속 내용을 통해 직접적으로 상업적인 목적이 없으며 게시물은 개인 공부 목적 및 지식 간단 연구목적으로 사용되었음을 명시함. 책 및 인터넷 검색을 참고자료로 하여 실습 및 학습을 한 내용을 올림. 참고한 책 및 인터넷 검색물의 저작권을 존중하므로 책 및 인터넷 저작물의 일부 또는 전부를 무단 복제 및 무단 전재 및 재배포하지 않음(일부라 함은 30%이하의 내용 중복은 불포함[30%이하는 다른 저작물로 간주]). 또한 책 또는 매체를 구매하지 않고는 정확한 내용을 알 수 없으며 개인이 따로 공부한 내용도 추가 되어 책과는 내용이 매우 상이할 수 있음.즉 본 게시물 작성자는 이 게시물을 읽는 모든 사람들이 책을 구매거나 인터넷 검색을 더하여 지식을 같이 나누었으면 좋겠음.

※저작권법 제 28조: 공표된 저작물은 보도, 비평, 교육, 연구 등을 위하여는 정당한 범위 안에서 공정한 관행에 합치되게 이를 이용할 수 있다.

※저작권법에 의거 본 게시물은 원저작물에 대한 수요를 대체하지 아니하며 일반적인 관념, 수록형태를 모두 준수함.